• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明提供一種降低電路規格並減少功率消耗之三角積分調變器合成方法，其係先設定一目標頻寬及一目標效能，接著得到三角積分調變器之雜訊轉移函數後，進行第一次係數合成，確認雜訊轉移函數所對應之複數組第一效能結果，並藉由分析第一效能結果之電路非理想效應，得到可滿足目標頻寬及目標效能之複數組第一電路規格；接著依據第一效能結果，提高參數中之超取樣率，得到複數組第二效能結果及複數組第二電路規格；再提高參數中之量化器位元數及再次提高衰減量，得到複數組第三電路規格，最後比較第一、第二及第三電路規格，選出差異較大者並進行調校。
    公开号:TW201310921A
    申请号:TW100130706
    申请日:2011-08-26
    公开日:2013-03-01
    发明作者:Shun-Yu Li；Jia-Hua Hong；Jing-Yi Weng
    申请人:Nat Univ Chung Cheng；
    IPC主号:G06F30-00
    专利说明:
    降低電路規格並減少功率消耗之三角積分調變器合成方法
    本發明係有關一種三角積分調變器之合成演算法，特別是一種可降低所需電路規格並減少功率消耗之三角積分調變器合成方法。
    按，類比數位轉換器(Analog-to-Digital Converters,ADC)在各式的電子產品中，一直扮演著相當重要的角色；近年來，更是廣泛應用三角積分調變器來實現類比數位轉換器的功能，不論是在MP3/MP4隨身聽或是助聽器，或是在手機GSM系統中，都可以發現三角積分調變器的蹤跡。而近年來節能一直是重要的議題之一，導致電子產業除了追求高效率、低成本，還必需要有低功率消耗的特性；如此一般，如何完善且有效率的設計符合需求的產品是相當重要的關鍵。
    在目前已知的技術中，在設計三角積分調變器時，往往都是先透過系統合成出一套接近目標規格的架構、超取樣率、階數、量化器位元數後，再經過一連串的電路非理想效應分析，如：熱雜訊、運算放大器的有限增益和非線性度特性、運算放大器的有限頻寬和擺動速率的影響等，便可得到三角積分調變器中達到系統需求的最低電路規格限制。然而這樣的設計方法之中，只能找出運算放大器之規格，卻無法在更進一步的降低其需求以達到低功率的特性。
    因此，本發明即提出一種降低電路規格並減少功率消耗之三角積分調變器合成方法，以克服上述該等問題，具體架構及其實施方式將詳述於下
    本發明之主要目的在提供一種降低電路規格並減少功率消耗之三角積分調變器合成方法，藉由增加兩組新的設計演算法及限制條件，得到更多完整的實現方式，並有效減低運算放大器的規格，以減輕設計運算放大器之瓶頸與難度。
    本發明之另一目的在提供一種降低電路規格並減少功率消耗之三角積分調變器合成方法，其最終得到之所有實施架構及相對應的電路規格需求，供使用者自行選擇，使三角積分調變器的設計更加具有彈性。
    本發明之再一目的在提供一種降低電路規格並減少功率消耗之三角積分調變器合成方法，其係利用提升超取樣率、量化器之位元數以提高系統極限效能，並藉由逐漸提升衰減率，以供後續分析運算放大器之非理想效應及計算所需電路規格之用。
    為達上述之目的，本發明提供一種降低電路規格並減少功率消耗之三角積分調變器合成方法，包括下列步驟：(a)設定一目標頻寬及一目標效能；(b)選擇一濾波器類型及一三角積分調變器之架構類型，設定複數參數之初始值，以得到三角積分調變器之一雜訊轉移函數後，進行第一次係數合成，確認雜訊轉移函數所對應之複數組第一效能結果；(c)分析第一效能結果之電路非理想效應，得到可滿足目標頻寬及目標效能之複數組第一電路規格；(d)依據第一效能結果，提高參數中之超取樣率，以提升系統極限效能；(e)提高雜訊轉移函數中之衰減量，使系統極限效能大於目標效能，並進行第二次係數合成，得到複數組第二效能結果及相對應之複數係數值；(f)分析第二效能結果之電路非理想效應，得到可滿足目標頻寬及目標效能之複數組第二電路規格；(g)提高參數中之量化器位元數及再次提高衰減量，使系統極限效能大於目標效能，並進行第三次係數合成，得到複數組第三效能結果及相對應之係數值；(h)分析第三效能結果之電路非理想效應，得到可滿足目標頻寬及目標效能之複數組第三電路規格；以及(i)比較步驟(c)、(f)、(h)所得到之第一、第二及第三電路規格，選出差異較大者並進行調校。
    底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。
    本發明提供一種降低電路規格並減少功率消耗之三角積分調變器合成方法，其利用提升取樣率已提高系統極限效能，並透過逐漸提升衰減量，分析運算放大器之非理想效應，從而得到各種不同情況下所需之電路規格。或藉由提高量化器位元數以提升系統極限效能，並透過逐漸提升衰減量，分析運算放大器之非理想效應，從而得到各種不同情況下所需之電路規格。
    第1圖所示為本發明之流程圖，首先在步驟S10中設定一目標頻寬及一目標效能；步驟S12得到三角積分調變器之一雜訊轉移函數後，進行第一次係數合成，確認雜訊轉移函數所對應之1組第一效能結果，此步驟係先選擇一濾波器類型及一三角積分調變器之架構類型，設定複數參數之初始值後，可得到三角積分調變器之一雜訊轉移函數，再進行係數合成並確認第一效能結果，濾波器類型為巴特渥斯濾波器(Butterworth)或逆柴比雪夫濾波器(inverse-Chebyshev)，三角積分調變器之架構類型為前餽式(Feed-forward)或回餽式(multi-feedback)，參數包含階數、超取樣率、量化器位元數、衰減量等；步驟S14針對I組第一效能結果，分別分析其電路之非理想效應，如熱雜訊、運算放大器之有限增益和非線性度特性之影響、及運算放大器之有限頻寬及擺動速率之影響，將分析結果進行整理後，得到可滿足目標頻寬及目標效能之I組第一電路規格，此電路規格為運算放大器之規格。
    接著，步驟S16依據第一效能結果，提高參數中之超取樣率(OSR)，以提升系統極限效能；步驟S18提高雜訊轉移函數中之衰減量(As)，使系統極限效能大於目標效能，並進行第二次係數合成，得到J組可實現的第二效能結果及相對應之係數值；步驟S20分析第二效能結果之電路非理想效應，得到可滿足目標頻寬及目標效能之J組第二電路規格；接著，在步驟S22中提高參數中之量化器位元數(Q)，並再次提高衰減量，使系統極限效能大於目標效能，再於步驟S24進行第三次係數合成，得到K組第三效能結果及相對應之係數值；步驟S26分析第三效能結果之電路非理想效應，得到可滿足目標頻寬及目標效能之K組第三電路規格；最後，於步驟S28中比較步驟14所得到之I組第一電路規格、步驟20所得到之J組第二電路規格及步驟26所得到之K組第三電路規格，選出規格差異較大之數據，以供設計者依據欲實現的架構及電路規格進行調校。其中第一、第二及第三電路規格皆為運算放大器之規格。
    第2圖為第1圖中步驟S12之詳細流程圖，如圖所示，在步驟S1201中先選擇三角積分調變器濾波器之類型及三角積分調變器架構之類型，步驟S1202為各項參數之初始值設定，接著在步驟S1203中，依據步驟S1201、S1202之各項設定，計算出三角積分調變器中之雜訊轉移函數(Noise Transfer Function，NTF)；步驟S1204為第一次係數合成，並計算確認此雜訊轉移函數對應至架構之效能，稱其為第一效能結果，共有I組；步驟S1205中從I組中的第一組判斷此第一效能結果是否穩定，若穩定則進行步驟S1211，反之若不穩定，則步驟S1206再判斷此效能結果是否超出一開始設定的目標效能，若效能未超出，則在步驟S1207中將衰減量加1，並回到步驟S1203重新計算雜訊轉移函數；若步驟S1206中效能結果超出目標效能，代表這一組符合規格，則如步驟S1208~S1209所述，將計數加1，亦即下一組第一效能結果，並記錄目前判斷的這一組第一效能結果之各項參數及系統架構係數等資訊；步驟S1210中將超取樣率(OSR)提高至129，並在步驟S1211中判斷超取樣率是否大於128，若是，則進行步驟S1214，若否則如步驟S1212及S1213將超取樣率提高二倍並重新宣告雜訊轉移函數之衰減量為20；步驟S1214判斷量化器位元數(Q)是否大於3，若是，則進行步驟S1217，若否則如步驟S1215及S1216將量化器位元數增加一個位元，並重新定義超取樣率為8；步驟S1217判斷三角積分調變器之階數(N)是否大於5階，若是則如步驟S1220流程結束，若否則如步驟S1218及S1219將三角積分調變器之階數增加一階，並重新設定量化器位元數為1、超取樣率為8及衰減量為20，並回到步驟S1203重新計算雜訊轉移函數。
    第3圖為第1圖中步驟S18之詳細流程圖，在步驟S1801中先設定各項參數之初始值，包括一開始第二效能結果的組數為0組，從I組第一電路規格中選擇第M組，在步驟S1801中先選擇M等於I；接著步驟S1802判斷此時所有的I組第一電路規格是否皆已計算完畢，若是則步驟S1814結束流程，反之，若否，則在步驟S1803中選擇第M組第一電路規格，並在步驟S1804中將M值減1；接著於步驟S1805判斷第M組第一電路規格之超取樣率是否小於128，若否則回到步驟S1802，若是，則如步驟S1806~S1808所述，將超取樣率提高二倍、重新定義雜訊轉移函數之衰減量為20，並將衰減量加1，接著，於步驟S1809中進行第二次係數合成，並計算確認此雜訊轉移函數對應至架構之效能，稱其為第二效能結果，共有J組；再於步驟S1810判斷系統效能是否穩定，若不穩定則回到步驟S1802，反之，若系統效能穩定則在步驟S1811再判斷此第M組第一電路規格之效能結果是否低於目標效能，若是，則回到步驟S1808將衰減量再加1，若否，則如步驟S1812所述，該組第一電路規格是符合規格的，將計算符合規格的數量J加1，並在步驟S1813中記錄下三角積分調變器階數(N)、超取樣率(OSR)、量化器位元數(Q)、衰減量(As)及系統架構係數等資訊，並回到步驟S1808，持續增加衰減量並判斷係數合成的效能是否穩定可用。
    第4圖為第1圖中步驟S24之詳細流程圖，在步驟S2401中先設定各項參數之初始值，包括一開始第二效能結果的組數為0組，從I組第一電路規格中選擇第M組，在步驟S2401中先選擇M等於I；接著步驟S2402判斷此時所有的I組第一電路規格是否皆已計算完畢，若是則步驟S2414結束流程，反之，若否，則在步驟S2403中選擇第M組第一電路規格，並在步驟S2404中將M值減1；接著於步驟S2405判斷第M組第一電路規格之量化器位元數是否小於3，若否則回到步驟S2402，若是，則如步驟S2406~S2408所述，將量化器位元數加1、重新定義雜訊轉移函數之衰減量為20，並將衰減量加1，接著，於步驟S2409中進行第三次係數合成，並計算確認此雜訊轉移函數對應至架構之效能，稱其為第三效能結果，共有K組；再於步驟S2410判斷系統效能是否穩定，若不穩定則回到步驟S2402，反之，若系統效能穩定則在步驟S2411再判斷此第M組第一電路規格之效能結果是否低於目標效能，若是，則回到步驟S2408將衰減量再加1，若否，則如步驟S2412所述，該組第一電路規格是符合規格的，將計算符合規格的數量K加1，並在步驟S2413中記錄下三角積分調變器階數(N)、超取樣率(OSR)、量化器位元數(Q)、衰減量(As)及系統架構係數等資訊，並回到步驟S2408，持續增加衰減量並判斷係數合成的效能是否穩定可用。
    第5圖為本發明透過增加超取樣率(OSR)之模擬結果之一較佳實施例，目標效能為70dB，目標頻寬為250kHz。在固定目標規格的基準下，藉由所提出改良之設計方法可得到各式滿足規格的三角積分調變器階數(N)、超取樣率(OSR)和量化器位元數(Q)，並且得到其各自所需之運算放大器增益。根據模擬結果，相對於傳統設計方式，藉由改良後的方法可以得到更加完整的各式滿足規格之三角積分調變器，並基於某些條件下可降低運算放大器的所需增益。
    第6圖為本發明透過增加超取樣率(OSR)之模擬結果之一較佳實施例，目標效能為70dB，目標頻寬為250kHz。在固定目標規格的基準下，藉由所提出改良之設計方法可得到各式滿足規格的三角積分調變器階數(N)、超取樣率(OSR)和量化器位元數(Q)，並且得到其各自所需之運算放大器頻寬。根據模擬結果，相對於傳統設計方式，藉由改良後的方法可以得到更加完整的各式滿足規格之三角積分調變器，並於某些條件下可降低運算放大器的所需頻寬。
    第7圖為本發明透過增加超取樣率(OSR)之模擬結果之一較佳實施例，目標效能為70dB，目標頻寬為250kHz。在固定目標規格的基準下，藉由所提出改良之設計方法可得到各式滿足規格的三角積分調變器階數(N)、超取樣率(OSR)和量化器位元數(Q)，並且得到其各自所需之運算放大器擺動速率。根據模擬結果，相對於傳統設計方式，藉由改良後的方法可以得到更加完整的各式滿足規格之三角積分調變器，並於某些條件下可降低運算放大器的所需擺動速率。
    第8圖為本發明透過增加量化器位元數(Q)之模擬結果之一較佳實施例，目標效能為90dB，目標頻寬為20kHz。在固定目標規格的基準下，藉由所提出改良之設計方法可得到各式滿足規格的三角積分調變器階數(N)、超取樣率(OSR)和量化器位元數(Q)，並且得到其各自所需之運算放大器增益。根據模擬結果，相對於傳統設計方式，藉由改良後的方法可以得到更加完整的各式滿足規格之三角積分調變器，並於某些條件下可降低運算放大器的所需增益。
    第9圖為本發明透過增加量化器位元數(Q)之模擬結果之一較佳實施例，目標效能為90dB，目標頻寬為20kHz。在固定目標規格的基準下，藉由所提出改良之設計方法可得到各式滿足規格的三角積分調變器階數(N)、超取樣率(OSR)和量化器位元數(Q)，並且得到其各自所需之運算放大器頻寬。根據模擬結果，相對於傳統設計方式，藉由改良後的方法可以得到更加完整的各式滿足規格之三角積分調變器，並於某些條件下可降低運算放大器的所需頻寬。
    第10圖為本發明透過增加量化器位元數(Q)之模擬結果之一較佳實施例，目標效能為90dB，目標頻寬為20kHz。在固定目標規格的基準下，藉由所提出改良之設計方法可得到各式滿足規格的三角積分調變器階數(N)、超取樣率(OSR)和量化器位元數(Q)，並且得到其各自所需之運算放大器擺動速率。根據模擬結果，相對於傳統設計方式，藉由改良後的方法可以得到更加完整的各式滿足規格之三角積分調變器，並於某些條件下可降低運算放大器的所需擺動速率。
    綜上所述，本發明所提供之一種降低電路規格並減少功率消耗之三角積分調變器合成方法係基於系統目標效能和規格不變的前提下，透過增加超取樣率或是增加量化器位元數，提高三角積分調變器系統所能達到的最高效能，並重新分析運算放大器的非理想效應，經由統整出的數據可歸納得到，在某些情況下是可以降低運算放大器的需求，並且保持目標效能和頻率不變。根據此套合成演算法，不僅能夠降低運算放大器的規格以達到降低功率的特性，還可以結合傳統的設計方法，成為一套完整且有多種實現方式選擇的三角積分調變器設計工具。
    唯以上所述者，僅為本發明之較佳實施例而已，並非用來限定本發明實施之範圍。故即凡依本發明申請範圍所述之特徵及精神所為之均等變化或修飾，均應包括於本發明之申請專利範圍內。
    第1圖為本發明降低電路規格並減少功率消耗之三角積分調變器合成方法之流程圖。
    第2圖為第1圖中步驟S12之詳細流程圖。
    第3圖為第1圖中步驟S18之詳細流程圖。
    第4圖為第1圖中步驟S24之詳細流程圖。
    第5圖為本發明中透過提升超取樣率以提高系統極限效能，並得到各式滿足規格之三角積分器所需之運算放大器增益之較佳實施例示意圖。
    第6圖為本發明中透過提升超取樣率以提高系統極限效能，並得到各式滿足規格之三角積分器所需之運算放大器頻寬之較佳實施例示意圖。
    第7圖為本發明中透過提升超取樣率以提高系統極限效能，並得到各式滿足規格之三角積分器所需之運算放大器擺動速率之較佳實施例示意圖。
    第8圖為本發明中透過提升量化器位元數以提高系統極限效能，並得到各式滿足規格之三角積分器所需之運算放大器擺動速率之較佳實施例示意圖。
    第9圖為本發明中透過提升量化器位元數以提高系統極限效能，並得到各式滿足規格之三角積分器所需之運算放大器擺動速率之較佳實施例示意圖。
    第10圖為本發明中透過提升量化器位元數以提高系統極限效能，並得到各式滿足規格之三角積分器所需之運算放大器擺動速率之較佳實施例示意圖。
    权利要求:
    Claims (10)
    [1] 一種降低電路規格並減少功率消耗之三角積分調變器合成方法，包括下列步驟：(a)設定一目標頻寬及一目標效能；(b)選擇一濾波器類型及一三角積分調變器之架構類型，設定複數參數之初始值，以得到該三角積分調變器之一雜訊轉移函數後，進行第一次係數合成，確認該雜訊轉移函數所對應之複數組第一效能結果；(c)分析該等第一效能結果之複數電路非理想效應，得到可滿足該目標頻寬及該目標效能之複數組第一電路規格；(d)依據該等第一效能結果，提高該等參數中之一超取樣率，以提升系統極限效能；(e)提高該雜訊轉移函數中之一衰減量，使該系統極限效能大於該目標效能，並進行第二次係數合成，得到複數組第二效能結果及相對應之該等參數之複數係數值；(f)分析該等第二效能結果之複數電路非理想效應，得到可滿足該目標頻寬及該目標效能之複數組第二電路規格；(g)提高該等參數中之一量化器位元數及再次提高該衰減量，使該系統極限效能大於該目標效能，並進行第三次係數合成，得到複數組第三效能結果及相對應之該等參數之複數係數值；(h)分析該等第三效能結果之複數電路非理想效應，得到可滿足該目標頻寬及該目標效能之複數組第三電路規格；以及(i)比較步驟(c)、(f)、(h)所得到之該第一、第二及第三電路規格，選出差異較大者並進行調校。
    [2] 如請求項1所述之三角積分調變器合成方法，其中該濾波器類型為Butterwoth或inverse-Chebyshev。
    [3] 如請求項1所述之三角積分調變器合成方法，其中該三角積分調變器之架構類型為前餽式(Feed-forward)或回餽式(multi-feedback)。
    [4] 如請求項1所述之三角積分調變器合成方法，其中該等參數包含超取樣率、量化器位元數、衰減量及該三角積分調變器之階數等。
    [5] 如請求項1所述之三角積分調變器合成方法，其中該等電路非理想效應包括熱雜訊、運算放大器之有限增益和非線性度特性之影響、及運算放大器之有限頻寬及擺動速率之影響。
    [6] 如請求項1所述之三角積分調變器合成方法，其中該步驟(c)更包括下列步驟：分別計算每一組該第一效能結果是否穩定及是否超出該目標效能；若該第一效能結果不穩定且未超出該目標效能，則回到步驟(b)重新計算該雜訊轉移函數，若超出該目標效能則提高該超取樣率；以及判斷該等參數是否皆大於該目標效能，若是則進行步驟(d)，若否則調整該等參數之數值，並回到步驟(b)重新計算該雜訊轉移函數。
    [7] 如請求項1所述之三角積分調變器合成方法，其中該步驟(e)更包括：設定該等參數之初始值，並選擇該等第一電路規格其中之一，判斷該等參數中之該超取樣率是否小於該初始值；以及若該超取樣率大於該初始值，則重新選擇一組第一電路規格，若該超取樣率小於該初始值，則調高該超取樣率並重新定義該衰減量，進行第二次係數合成，得到該等第二效能結果。
    [8] 如請求項1所述之三角積分調變器合成方法，其中該步驟(f)更包括：分別計算每一組該第二效能結果是否穩定；若不穩定則重新選擇一組該第一電路規格重複該步驟(e)，若該第二效能結果穩定則判斷是否該第二效能結果低於該目標效能；若該第二效能結果低於該目標效能，則回到該步驟(e)，若該第二效能結果高於該目標效能，則符合需求之該第二電路規格之數目增加。
    [9] 如請求項1所述之三角積分調變器合成方法，其中該步驟(g)更包括：設定該等參數之初始值，並選擇該等第一電路規格其中之一，判斷該等參數中之該量化器位元數是否小於該初始值；以及若該量化器位元數大於該初始值，則重新選擇一組第一電路規格，若該量化器位元數小於該初始值，則調高該量化器位元數並重新定義該衰減量，進行第三次係數合成，得到該等第三效能結果。
    [10] 如請求項1所述之三角積分調變器合成方法，其中該該步驟(f)更包括：分別計算每一組該第三效能結果是否穩定；若不穩定則重新選擇一組該第一電路規格重複該步驟(g)，若該第三效能結果穩定則判斷是否該第三效能結果低於該目標效能；若該第三效能結果低於該目標效能，則回到該步驟(g)，若該第三效能結果高於該目標效能，則符合需求之該第三電路規格之數目增加。
    类似技术:
    公开号 | 公开日 | 专利标题
    KR20040071289A|2004-08-11|펄스폭 변조 신호를 생성하기 위한 방법 및 장치
    JP6073907B2|2017-02-01|デジタル・スピーカ・アレイ・システムのチャネル等化およびビーム制御方法およびデバイス
    JP4890503B2|2012-03-07|デルタシグマ変調器
    JP4116005B2|2008-07-09|デルタシグマ変調器およびそれを用いたスイッチング増幅回路
    JP2007504754A|2007-03-01|ターナリパルス幅変調出力段ならびにそれを使用する方法およびシステム
    US7215270B1|2007-05-08|Sigma-delta modulator having selectable OSR with optimal resonator coefficient
    CN105009459B|2017-08-11|Σ‑δ模数转换器
    JP2006508607A|2006-03-09|デジタルフィルタ処理されたパルス幅変調
    KR101840730B1|2018-03-21|이득 부스팅에 의한 오버샘플된 아날로그-디지털 변환기들의 대역폭 확장
    CN101971502B|2013-10-30|在反馈路径中具有减小的位数的多位西格玛-德尔塔调制器
    TWI445322B|2014-07-11|A triangular integral modulator synthesis method for reducing circuit specifications and reducing power consumption
    JP2008507243A|2008-03-06|ルックアヘッド方式デルタ・シグマ・モジュレータに対するオーバーロード保護
    JP3636130B2|2005-04-06|トレリス型ノイズシェイピング変調器
    De Vuyst et al.2010|The Nyquist Criterion: A Useful Tool for the Robust Design of Continuous-Time $SigmaDelta $ Modulators
    US6697000B2|2004-02-24|Delta-sigma modulator with feed-forward path
    Marin et al.2015|Considerations for high-speed configurable-bandwidth time-interleaved digital delta-sigma modulators and synthesis in 28 nm UTBB FDSOI
    Wagner et al.2017|Designing CT bandpass ΣΔ modulators with arbitrary STF shapes
    Benabes2009|Accurate time-domain simulation of continuous-time sigma–delta modulators
    Ziquan et al.2013|The design of a multi-bit quantization sigma-delta modulator
    Kafashan et al.2011|Asynchronous analog-to-digital converter based on level-crossing sampling scheme
    US7701372B1|2010-04-20|Apparatus and methods for safe-mode delta-sigma modulators
    Jose et al.2008|GA-based optimization of a fourth-order sigma-delta modulator for WLAN
    US20010032086A1|2001-10-18|Fast convergence method for bit allocation stage of mpeg audio layer 3 encoders
    Zhang et al.2001|Higher order Delta-sigma AD converter with optimized stable coefficients
    Trivedi et al.2012|Characterization and optimization of sigma-delta ADC
    同族专利:
    公开号 | 公开日
    US8487798B2|2013-07-16|
    US20130050000A1|2013-02-28|
    TWI445322B|2014-07-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI571063B|2015-11-02|2017-02-11|國立成功大學|自動校正動態範圍之低功耗三角積分調變器架構及其低功耗電路實現方法與自動校正且延伸三角積分調變器動態範圍之方法|JP4890503B2|2008-06-17|2012-03-07|旭化成エレクトロニクス株式会社|デルタシグマ変調器|US20130154733A1|2011-12-14|2013-06-20|Shuenn-Yuh Lee|Method for synthesizing sigma-delta modulator|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100130706A|TWI445322B|2011-08-26|2011-08-26|A triangular integral modulator synthesis method for reducing circuit specifications and reducing power consumption|TW100130706A| TWI445322B|2011-08-26|2011-08-26|A triangular integral modulator synthesis method for reducing circuit specifications and reducing power consumption|
    US13/429,020| US8487798B2|2011-08-26|2012-03-23|Synthesis method of sigma-delta modulator capable of relaxing circuit specification and reducing power|
    [返回顶部]